(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-201486

(43)公開日 平成8年(1996)8月9日

(51) Int.Cl.6	識別記号 庁内整理番号	FI	技術表示箇所
G 0 1 R 31/317 31/28			
H 0 1 L 21/66	F		
		G 0 1 R 31/28	A F
		審査請求 有 請求項の	数9 FD (全 10 頁)
(21)出願番号	特願平7-26175	(71)出願人 000004237 日本電気株式会社	
(22)出願日	平成7年(1995)1月20日	東京都港区芝五丁 (72)発明者 真田 克	
		東京都港区芝五丁 式会社内	目7番1号 日本電気株
		(74)代理人 弁理士 加藤 朝	道


(54)【発明の名称】 Iddqを用いたCMOS論理回路の故障箇所の絞り込み方式

(57)【要約】

【目的】CMOS論理LSIの故障箇所の検出において、静止状態電源電流Iddqの測定値と論理動作テストパターンに基づき、故障箇所を効率的に検出する方式の提供。

【構成】 I d d q 異常となる論理動作テストバターンとして、 I d d q 異常値が飛び飛びに発生する場合と連続して発生する場合に対応して、L S I 設計時の論理シミュレーションを用い、異常電流を有する論理動作テストパターンと抽出プロックのリストから故障箇所を絞り込み、故障箇所を更に詳細に絞り込み際には、信号配線のテキストデータを使用する。

BEST AVAILABLE COPY



【特許請求の範囲】

【請求項1】 LSIの入力端子より入力信号を入力した 時に発生する論理動作の静止状態電源電流が予め定めら れた所定値を越える論理動作テストパターンを用いて、 前記LSIの内部回路の異常箇所を絞り込むことを特徴 とする故障箇所の絞り込み方式。

【請求項2】論理シミュレーションを用いて基本的論理 回路単位の回路の抽出を行なうことを特徴とする請求項 1記載の故障箇所の絞り込み方式。

【請求項3】前記論理動作の静止状態電源電流が前記予 10 め定められた所定値を越える論理動作テストパターンが 不連続状態で発生している時、前記静止状態電源電流が 前記予め定められた所定値を越える論理動作テストパタ ーン(n)の1つ前の論理動作データ(n-1)から論 理動作テストパターン(n)に移行した時に変化する基 本的論理回路単位の回路と、論理動作テストパターン (n) から次の論理動作テストパターン (n+1) へ移 行した時に変化する基本的論理回路単位の回路を検出す ることを特徴とする請求項1記載の故障箇所の絞り込み 方式。

【請求項4】前記論理動作の静止状態電源電流が前記予 め定められた所定値を越える論理動作テストパターンが ある論理動作テストパターン(m)から論理動作テスト (m+a) まで連続して続く時、前記論理動作テストパ ターン (m) の1つ前の論理動作テストパターン (m-1) から前記論理動作テストパターン (m) に移行した ときに変化する基本的論理回路単位の回路と、前記論理 動作テストパターン(m)から前記論理動作テストパタ ーン (m+a) に移行した時に変化しない基本的論理回 路単位の回路と、論理動作テストパターン (m+a) か 30 ら論理動作テストパターン (m+a+1) に移行した時 に変化する基本的論理回路単位の回路と、を検出するこ とを特徴とする請求項1記載の故障箇所の絞り込み方 式。

【請求項5】前記論理動作の静止状態電源電流が前記予 め定められた所定値を越える論理動作テストパターンが 複数個発生している時、前記静止状態電源電流が前記予 め定められた所定値を越える各論理動作テストパターン と、該論理動作テストパターンにて検出した故障推定箇 所のリストを作成し、該リストからすべての前記論理動 40 作テストパターンにて検出されたLSIの故障推定箇所 を絞り込むことを特徴とする請求項3又は4記載の故障 箇所の絞り込み方式。

【請求項6】前記論理動作の静止状態電源電流が前記予 め定められた所定値を越える論理動作テストパターンが 複数個発生している時の故障箇所の絞り込みは、最初に 検出した静止状態電源電流が規格値を越える論理動作テ ストパターンにて推定した故障箇所をもとに、以後の静 止状態電源電流が規格値を越える論理動作テストパター

ていくことによりLSIの故障推定箇所を絞り込むこと を特徴とする請求項3又は4記載の故障箇所の絞り込み 方式。

2

【請求項7】前記論理動作の静止状態電源電流が前記予 め定められた所定値を越える論理動作テストパターンに て検出した故障推定箇所をもとに、論理動作の静止状態 電源電流が正常な論理動作テストパターンにて検出され た正常推定箇所を順次消去し、LSIの故障推定箇所を 絞り込むことを特徴とする請求項3又は4記載の故障簡 所の絞り込み方式。

【請求項8】前記故障推定箇所が、基本的論理回路単位 の回路であることを特徴とする請求項5~7のいずれか 一に記載の故障箇所の絞り込み方式。

【請求項9】前記故障推定箇所が、論理シミュレーショ ンにて規定された信号配線であることを特徴とする請求 項5~7のいずれか一に記載の故障箇所の絞り込み方 式。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、LSIの故障検出方式 に関し、特に、CMOS論理LSIの故障箇所絞り込む 方式に関する。より詳細には、本発明は、論理動作の静 止状態電源電流(Iddq)が規格値を越える時の論理 動作テストパターンに注目したCMOS論理LSIの故 障箇所絞り込み方式に関する。

[0002]

【従来の技術】従来の非破壊でLSIの故障箇所を絞り 込む方式(故障箇所検出方式)は、例えば図10に示す ように、LSIの入力端子より所定の入力信号を入力し た時に出力端子から出力する信号が期待値と異なってい た時、その出力値と期待値の相違を利用して、故障箇所 を推論しており、通常故障シミュレーションによる故障 箇所検出手法が用いられていた。

【0003】故障シミュレーションはLSI内部に故障 を仮定した時、FTP (FunctionalTest Pattern:機能 テストパターン) と称する論理動作テストパターンの入 力により出力端子からの出力値をシミュレーションする ものであり、その結果は故障辞書 (Fault Dictionary) と称する、各仮定故障に対応した入出力論理状態の表と してまとめられる。

【0004】そして、故障箇所の絞り込みは、LSIの 出力端子から出力される信号(出力値)が期待値と異な っていた時の状態をもとに、故障辞書を用いて内部の異 常箇所を推測する。

[0005]

【発明が解決しようとする課題】上述した従来の故障箇 所絞り込み手法は、故障シミュレーションにて扱う故障 モデルが単一縮退故障(例えばStuck-At-0又はStuck-At -1等)のみであり、さらに故障シミュレーションとして ンにて推定した故障箇所以外の非故障箇所を順次消去し 50 多重縮退故障や信号間のショート不良等を感度良くシミ

ュレーションすることができないことから、一般的では

【0006】その上、従来の手法は、LSIの出力値と 期待値との不一致が検出されてはじめて故障と判断でき るため、LSI回路内部に発生した故障箇所はその検出 時点でのFTPをもとに不特定多数の内部回路へ遡って いかねばならず、故障シミュレーションに膨大な工数が 発生するという問題があった。

【0007】さらに近時、LSIはより大規模化し、そ れに伴い回路構成が極めて複雑化してきている。このた*10

 $lnVo \propto (2\sim3) \cdot lnL$

【0009】また、上記故障シミュレーションに基づく 故障診断方法は、LSIの出力端子にて出力不良が検出 されて始めて故障箇所の絞り込みが可能となるため、そ れ以外の故障、例えば内部に故障が発生していても論理 不良にはならない故障、に対しては故障箇所を絞り込む ことはできなかった。

【0010】従って、本発明は上記従来技術の問題点に 鑑みてなされたものであって、CMOS型論理回路のI d d q 異常値と論理動作テストパターンに基づき、故障 20 箇所を大幅に絞り込むことを可能とする故障検出方式を 提供することを目的とする。また、本発明は、単一縮退 故障、多重縮退故障及びショート不良等の故障モードに 対応できると共に、回路上に物理故障が発生しても論理 不良にはならない故障に対して故障箇所の絞り込みを可 能とし、故障解析の信頼度を大幅に向上する方法を提供 することにある。

[0011]

【課題を解決するための手段】前記目的を達成するため 本発明は、LSIの入力端子より入力信号を入力した時 30 に発生する、論理動作の静止状態電源電流が予め定めら れた所定値を越える論理動作テストパターンを用いて、 前記LSIの内部回路の異常箇所を絞り込むことを特徴 とする故障箇所の絞り込み方式を提供する。

【0012】本発明の好ましい態様は請求項2以降に記 載された通りである。すなわち、本発明においては、好 ましくは、論理シミュレーションが用いられ、論理動作 の静止状態電源電流が予め定められた所定値を越える論 理動作テストパターンに対応するLSIの基本的論理回 路が抽出される。

【0013】また、本発明においては、好ましくは、論 理動作の静止状態電源電流が予め定められた所定値を越 える論理動作テストパターンが不連続状態で発生してい る時 (「第1のモード」という)、前記静止状態電源電 流が規格値を越える論理動作テストパターン(n)の1 つ前の論理動作データ (n-1) から論理動作テストパ ターン(n)に移行した時に変化する基本的論理回路単 位の回路と、論理動作テストパターン(n)から次の論 理動作テストパターン (n+1) へ移行した時に変化す る基本的論理回路単位の回路を検出することを特徴とす 50 る。本発明によれば、この状態における故障箇所絞り込

*め、上記故障シミュレーションを用いた故障診断は、膨 大な工数にもかかわらず、故障推定箇所が多数にのぼり 実用的に供するにはほど遠いものになってきた。例え ば、出力端子から入力端子へ遡る時に発生する辞書の量 (Vo) は一般に規格化された基本論理の数(L)の2 ~3乗に比例する(すなわち、次式(1)に示すよう に、辞書の量(Vo)の対数値は基本論理の数(L)の 対数値の2~3倍に比例している)。

[0008]

【数1】

--- (1)

る。

【0014】さらに、本発明においては、好ましくは、 前記論理動作の静止状態電源電流が予め定められた所定 値を越える論理動作テストパターンがある論理動作テス トパターン (m) から論理動作テスト (m+a) まで連 続して続く時(「第2のモード」という)、前記論理動 作テストパターン (m) の1つ前の論理動作テストパタ ーン (m-1) から前記論理動作テストパターン (m) に移行したときに変化する基本的論理回路単位の回路 と、前記論理動作テストパターン (m) から前記論理動 作テストパターン (m+a) に移行した時に変化しない 基本的論理回路単位の回路と、論理動作テストパターン (m+a) から論理動作テストパターン (m+a+1)に移行した時に変化する基本的論理回路単位の回路と、 を検出することを特徴とする。

[0015]

【作用】本発明の原理・作用を以下に詳説する。CMO S(相補型MOS)論理LSI回路は、回路内部に物理 的欠陥を有すると一般的に I d d q (Quiescent Vdd Su pply Current) と称する静止状態電源電流の異常値が検 出される。この詳細は、例えば真田克他著「CMOS論 理回路のIddg異常品の評価と除去方式」第23回信頼性 ・保全性シンポジウム、PP. 253~248、1993、あるい は、M. Sanada、「NewApplication of laser beam to fa ilure analysis of LSI with multi-metal layers] Mi croelectronics and Reliability, Vol. 33, No. 7, PP. 9 93~1009、1993、にて記載されており、本発明はその I d d q 値と論理動作テストパターンの関係から故障箇所 40 を絞り込む手法であり論理シミュレーションを用いた方 式である。

【0016】まず、CMOS論理LSIの入力端子より FTP (Functional Test Pattern) と称する論理動作 テストパターンを入力した時に発生する、論理動作時の 静止状態電源電流 I d d q が、所定の規格値を越えるF TPを抽出する。その論理動作テストパターンは二つの 特徴をもっている。

【0017】第1は、FTP中でIddq異常値が発生 する論理動作テストパターンが飛び飛びである時であ

み手法は、論理動作時の I d d q が規格値を越える論理動作テストパターン (n) の 1 つ前の論理動作テストパターン (n-1) から論理動作テストパターン (n) に移行した時に変化する基本的論理回路単位の回路と、論理動作テストパターン (n) から次の論理動作テストパターン (n+1) へ移行した時に変化する基本的論理回路単位の回路を検出する手法である。

【0018】第2は、FTP中でIddq異常値が発生するテストパターンが論理動作テストパターン(m)から論理動作テストパターン(m+a)まで連続している 10場合である。この状態における故障箇所絞り込み手法はまず論理動作テストパターン(m)の1つ前の論理動作テストパターン(mー1)から論理動作テストパターン(m)に移行した時変化する基本的論理回路単位の回路と、論理動作テストパターン(m+a)までの移行した時変化しない基本的論理回路単位の回路と、論理動作テストパターン(m+a)に移行した時変化しない基本的論理回路単位の回路と、論理動作テストパターン(m+a)から論理動作テストパターン(m+a+1)に移行した時変化する基本的論理回路単位の回路を検出する手法である。 20

【0019】さらに、本発明においては、論理動作における静止状態での電源電流が規格値を越えるFTPが複数個発生している時の故障箇所の絞り込みは3つある。

【0020】第1の方式は、該当する各論理動作テストパターンとそのテストパターンにて検出した故障推定箇所のリストを作成し、そのリストから各テストパターンのすべてにて検出された故障推定箇所を選び出す方式である

【0021】第2の方式は、最初に検出した静止状態電源電流が規格値を越える論理動作テストパターンにて推 30 定した故障箇所をもとに、以降の静止状態電源電流が規格値を越える論理動作テストパターンにて推定した故障箇所以外の非故障箇所を消していくことによりLSIの故障推定箇所を絞り込むことを特徴とする故障箇所の絞り込み方式である。

【0022】第3の方式は、論理動作の静止状態電源電流が正常な論理動作テストパターンにて検出された正常推定箇所を消去していくことによりLSIの故障推定箇所を絞り込む方式である。

【0023】また、本発明においては、上記手法にて検 40 出されるLSIの故障推定箇所は基本的論理回路単位の回路であり、さらには信号配線のテキスト情報であることを特徴としている。

【0024】本発明によれば、Iddq異常値での論理 動作テストパターンで故障箇所を大幅に絞り込んでいく ことができると共に、単一縮退故障、多重縮退故障及び ショート不良などの故障モードの解析に対応することが できる。さらに、本発明によれば、回路上に物理故障が 発生しても論理不良にはならない故障に対して故障箇所 の絞り込みができるため、解析の信頼度を大幅に向上で 50 きる。

[0025]

【実施例】本発明の実施例を図面を参照して以下に説明 する。

6

[0026]

【実施例1】図1は、CMOSLSIの静止状態電源電流Iddqが規格値を越える論理動作テストパターン (「FTP」ともいう)に注目して、LSIの故障箇所を検出する処理を示す流れ図である。

10 【0027】まず、各FTPに対するLSIの静止状態 電源電流Iddq値をLSIテスタ等の測定系にて測定 する(ステップ101)。

【0028】次に、静止状態電源電流 I d d q が規格値を越えるFTPを抽出する (ステップ102)。

【0029】抽出されたFTPをもとに、その論理テストパターンで変化する、又は変化しない(2通りの使い分けは後述する)基本的論理回路(「内部プロック」という)を論理シミュレーション(103)により抽出し(ステップ104)、そのFTPと抽出された内部プロックの一覧表を作成する(ステップ105)。

【0030】その一覧表をもとにすべての該当するFT Pで反応する内部プロック(単に「プロック」ともい う)を検出する(ステップ106)。

【0031】本実施例に係る処理に更に詳細に説明する。

【0032】図2は、FTP毎に発生するIddq値の関係を調査した結果を示すグラフであり、Y軸はIddq値を、X軸はFTPの番号を表している。このIddq値対FTPのグラフにおいて、FTP番号[1]、[2]、[3]、[6]、[7]、[8]は、飛び飛びのFTPでIddq異常値が発生しており、FTP[4]~[5]間は連続してIddq異常値が発生している。

【0033】このように、図2に示されたIddq異常値は2つのモードを有する。まず第1のモードは、Iddq異常値が発生する論理動作テストパターンが飛び飛びに発生しているモードであり、第2のモードは、Iddq異常値が発生するテストパターンが連続しているモードである。そして、以下に説明するように、それぞれのモードに対応して故障箇所の検出方式が異なる。

#0 【0034】まず、第1のモードに対する故障箇所検出 方式を説明する。

【0035】飛び飛びのFTPのうち、一のFTP[1] については、FTP[1]の1つ前のFTP([1]-1)からFTP[1]へテストパターンが移行した時、論理が変化するブロックを抽出する。次にFTP[1]からFTP([1]+1)へテストパターンが移行した時、論理が変化するブロックを抽出する。

【0036】同様にして、FTP[2]、[3]、[6]、[7]、[8]に対応するプロックを抽出する。

0 【0037】この理由は、論理が変化した時、内部回路

上に電源VddからGNDへの貫通通路が形成されるため であり、Idda異常が発生し、次の論理へ移行した時 には内部回路上に発生した貫通通路が消えるためであ

【0038】簡単な回路を用いて第1のモードを以下に 説明する。

【0039】図4は、2入力NOR回路のトランジスタ レベルの回路構成を示す図である。図4を参照して、2 入力NOR回路は、第1、第2のPチャネルMOSトラ ンジスタPch1、Pch2と、第1、第2のNチャネルMO 10 SトランジスタNch 1、Nch 2から構成されている。

【0040】第1の入力端子IN1は第1のPチャネル MOSトランジスタPch1、第1のNチャネルMOSト ランジスタNch1への入力端子であり、第2の入力端子 IN2は第2のPチャネルMOSトランジスタPch2、 第2のNチャネルMOSトランジスタNch2への入力端 子である。

*【0041】ここでは、故障として第2のPチャネルM OSトランジスタPch2のゲート電極がオープン状態を 仮定する。この時、第2のPチャネルMOSトランジス タPch 2はノーマリオン状態になるため、図4中の矢印 に示すように、第1の入力端子IN1がHレベル、第2 の入力端子IN2がHレベルとなった時にのみ、電源V ddからGNDへ貫通電流が流れ I d d q 異常となる。

【0042】さらに、PチャネルMOSトランジスタと NチャネルMOSトランジスタのインピーダンスをZ p、 Znとした時、 Iddq 異常時の出力値は、次式 (2)で与えられる (この場合、PチャネルMOSトラン ジスタとNチャネルMOSトランジスタのインピーダン ス 2p、2nは実質的にそれぞれのトランジスタのオ ン抵抗に等しい)。

[0043]

【数2】

 $Vout = Vdd \cdot (2 \cdot Zn) / (Zp + 2 \cdot Zn) > Vth \cdot \cdot \cdot \cdot (H \nu \prec \nu)$

... (2)

【0044】ここに、VthはCMOS論理回路の論理 20 変化しないブロックを抽出する。 閾値電圧を示している。

【0045】上式(2)に示すように、本来"L"出力 であるべき2入力NOR回路の出力値が"H"レベルと なり、期待値と一致せず論理異常となる。

【0046】図5は、図4の2入力NOR回路に対する FTP[1] (図2におけるIddg異常のFTP) にお ける論理を説明するための真理値表である。

【0047】第1のモードは、例えば第1の入力端子 I N1がHレベル、第2の入力端子IN2がHレベル以外 合わせの第2~第4行)から第1の入力端子IN1がH レベル、第2の入力端子IN2がHレベルの入力状態F TP[1]へ論理が変化した時であり、この変化を論理シ ミュレーション上で検索して2入力NOR回路に変化が あったことを検出する。

【0048】次に、FTP[1]からFTP([1]+1)へ の変化において、 Iddq 異常は検出されなくなるた め、2入力NOR回路は第1の入力端子IN1がHレベ ル、第2の入力端子IN2がHレベルの状態から、これ ミュレーション上で検索して2入力NOR回路に変化が あったことを検出する。

【0049】第2のモードは、連続したFTP[4]~[5] 間にてIddg異常値が発生しているモードであり、以 下の検出方式を用いる。

【0050】FTP[4]は、1つ前のFTP([4]-1) からFTP[4]ヘテストパターンが移行する時、論理が 変化するプロックを抽出する。

【0051】FTP([4]+1)は、FTP[4]からFT P([4]+1) ヘテストパターンが移行する時、論理が 50 ードを検出する。

【0052】同様に~FTP([5]-1)までのFTP は、注目しているFTPと次のFTPの切り変わりにお いて論理が変化しないプロックを抽出する。

【0053】FTP[5]でのプロック抽出は、FTP[5] からFTP([5]+1) ヘテストパターンが移行する 時、論理が変化するブロックを抽出する。

【0054】図4に示した2入力NOR回路の故障モー ドを用いて第2のモードを説明する。

【0055】図6は、2入力NOR回路に対するFTP の入力状態FTP ([1] -1) (図4のパターンの組み 30 [4] \sim [5] (図2参照) における論理を説明するための真 理値表である。

> 【0056】第2のモードでは、まず、FTP[4]の論 理状態において I d d q 異常が発生したため、第1の入 力端子IN1がHレベル、第2の入力端子IN2がHレ ベル以外の入力状態FTP([4]-1)から第1の入力 端子IN1がHレベル、第2の入力端子IN2がHレベ ルの入力状態FTP[4]へ論理が変化したことを意味す

【0057】このため、この変化を論理シミュレーショ 以外の入力状態に変化したことを意味するため、論理シ 40 ン上で検索して2入力NOR回路に変化があったことを 検出する。

> 【0058】次に、FTP([4]+1)における2入力 NOR回路はこの状態でIddq異常が発生しているた め、第1の入力端子IN1がHレベル、第2の入力端子 IN2がHレベルの入力状態FTP[4]と同じ状態に固 定されている。従って、この状態における論理シミュレ ーション上での検索は2入力NOR回路の入力形態が変 化しないモードを検出する。同様にしてFTP([5]-1)までの2入力NOR回路は入力形態が変化しないモ

【0059】次に、FTP[5]における内部動作回路の検索は、Iddq値が正常になった論理の変化を検出するモードであり、2入力NOR回路は第1の入力端子IN1がHレベル、第2の入力端子IN2がHレベルの入力状態FTP[5]から、IN1がHレベル、IN2がHレベル以外の入力状態FTP([5]+1)へ論理が変化した時であり、この変化を論理シミュレーション上で検索して2入力NOR回路に変化があったことを検出する

【0060】ブロックの抽出手法は、電気回路設計時に 10 設計データとして用いたCADデータを用いる。

【0061】ゲートアレイに代表されるASIC(Application Specific Integrated Circuits)はプロックと称する基本的論理回路の組合せにより設計される。この電気回路は主に2種類のデータ、すなわち論理シミュレーションとプロックの配置及び配線にて検証される。そして、各入力信号に基づく内部論理動作の変化は論理シミュレーションにより抽出できる。従って特定のFTPの変化に同期した内部プロック名は各電気回路毎に保存されている論理シミュレーション(CADデータ)より2の容易に抽出できる。さらに各プロックの入出力信号情報もFTP毎に検出される。

【0062】図3は、以上の操作より各Iddq異常が 検出されたFTPとそれらのFTPを用いて検出された 故障推定プロック(Ba \sim Bz)の一例を表にまとめたも のである。

【0063】図3において、すべてのFTP[1]~[10]において抽出された故障推定プロックが故障を有しているプロックである。

【0064】図3を参照して、すべてのFTP[1] \sim [1 300]において抽出された故障推定プロックであるプロックBfが故障を有するプロックとして検出される。

【0065】上記の説明は、ブロック対応により故障箇所を検出していたが、論理シミュレーションは、LSI内部配線系までの故障箇所の絞り込みを行なうことが可能である。

【0066】図4における2入力NOR回路(第2のP チャネルMOSトランジスタPch2のゲート電極がオー プン状態)においては、第2のPチャネルMOSトラン ジスタPch2のゲート電極に接続される内部配線系は、 2-1NOR-IN2として検出される。

【0067】なお、内部配線系における故障箇所の検出 方式は内部論理ブロックと同様である。 Iddq異常の FTPに対して操作する論理シミュレーション上の出力 形態が内部配線のテキスト名称を用いる。

【0068】内部配線系を用いた故障箇所の検出は、プロックに比べてより詳細な検出が可能となる。しかしながら、内部配線系を用いた故障箇所の検出において、データ量は10Kゲートクラスのゲートアレイ製品でプロック表示の10倍以上となる。

10

【0069】このため、電気回路からの故障箇所の絞り 込みは階層別で行ない、最終段階で内部配線のテキスト 名称による絞り込みを行なうことが有効且つ効率的である。

【0070】図7は、階層別絞り込みの方式を説明する図である。

【0071】 図7を参照して、電気回路全体を大まかに ブロック化した状態 ($B\alpha \sim B\omega$) で論理シミュレーションを実施する (ステップ701)。

10 【0072】 ブロック $B\alpha$ に故障を検出されると、次に ブロック $B\alpha$ を構成する基本的論理回路単位($Bc\sim B$ f $\sim Bm$)での論理シミュレーションを実行する(ステップ702)。

【0073】プロックBfに故障を検出すると、プロックBfを構成している信号配線に注目した論理シュレーションを実施する。その結果、プロックBf(2入力NOR回路)の入力ライン「2-1NOR-IN2」に故障があることが検出される(ステップ703)。

[0074]

20 【実施例2】本発明の別の実施例を以下に説明する。なお、本実施例における故障解析フローは図1のフローに類似している。

【0075】まず、Iddq異常を検出したFTP(FTPIA)に対して論理シミュレーションを用いて内部プロックの絞り込みを行なう。

【0076】次に各FTPIAに対する内部ブロックのリスト作成において最初に検出されたブロックを基礎として、以降のFTPIA。にて抽出されない非該当ブロックを順次消去していきながら故障推定されるブロックを絞り込んでいく。

【0077】本実施例に係る故障箇所検出方式は、特に、大規模なLSIの故障箇所絞り込みにおいて大量に発生する故障推定プロックを整理しながら絞り込んでいく方式として有効である。

【0078】図8は、本実施例に係る故障推定ブロック整理方式により各FTPIAに対する内部プロックのリストの例を示す図である。図8を参照して、FTPIA1にて内部プロックB1、B3、B6、Ba、Bf等が検出され、次にFTPIA2にて内部プロックB1、B6、Ba、Bfが除去され、n番目のFTPIAnでIddq異常を生じるものとして最終的に内部プロックBfが抽出されている。

[0079]

【実施例3】本発明のさらに別の実施例を説明する。

【0080】本実施例に係る故障箇所検出方式は、故障推定が大量に抽出されている時のさらなる絞り込みの方式である。

【0081】本実施例においては、Iddq正常状態に おけるFTPは論理シミュレーションを用いて正常プロ 50 ックと判定し、故障推定のプロックを整理していくもの

である。

【0082】図9は、Iddq正常状態におけるFTPを用いた故障推定プロックの整理リストの一例を示す図である。図9を参照して、FTPIA1~FTPIA1にてIddq異常により故障が推定された複数の内部プロックB3、Ba、Bf等は、Iddq正常状態におけるFTP(例えばFTPIN)にて正常動作と判定された内部プロックB3、Baにて整理され、最終的に故障プロックとして内部プロックBfが絞り込まれる。

【0083】以上本発明を上記各実施例に即して説明し 10 である。 たが、本発明は、上記態様にのみ限定されるものでな く、本発明の原理に準ずる各種態様を含むことは勿論で Iddである。 いて検b

[0084]

【発明の効果】以上説明したように、本発明によれば、CMOS論理LSIを非破壊にて効率的に故障箇所を特定できるという効果を有する。すなわち、本発明は、回路内部の物理的欠陥を顕在化するIddqパラメータを用いて故障箇所を絞り込むことにより、故障箇所検出のために要する工数を特段に削減できる。

【0085】さらに、本発明によれば、検出される故障 箇所は、CMOS論理LSIの出力端子での論理異常に 無関係であり、Iddq異常値が検出されれば故障箇所 の絞り込みが可能とされるため、解析信頼度を大幅に向 上できる。

【0086】また、本発明によれば、Iddq異常として検出される単一縮退故障、多重縮退故障、および信号間ショート不良等CMOS論理LSIの回路上にて発生するすべての故障モードに対して故障箇所を効率的に検出できる。

【0087】特に、従来困難であった多重縮退故障は複数のIddq異常値を検出し、算出することで多重値を判定できるため、詳細な、誤りのない解析が可能となる。

【0088】以上の効果により、本発明は、従来の故障シミュレーションでは実現不可能であったCMOSLS 1内部に発生するあらゆる故障モードを確実に最適且つ

【図5】

INI	INZ	оит
н	н	L*+ FTP[1]
H	L	н ¬
L	н	H FTPINGA
L	L	н Ј

(*出力期待値Lに対し、図3における出力値はHとなる)

2 入力NOR回路の真理値表

12 i所を長小の工数で絞り込むこ

効率的に検出し、故障箇所を最小の工数で絞り込むこと が可能となる。

【図面の簡単な説明】

【図1】本発明の一実施例を説明する図であり、 I d d q が規格値を越えるFTPと称する論理動作テストパターンに注目してLS I の故障箇所を検出する処理を示す流れ図である。

【図2】本発明の一実施例を説明するための図であり、 FTP毎に発生する Iddq値の関係を調査したグラフ である。

【図3】本発明の一実施例を説明するための図であり、 Iddq異常が検出されたFTPとそれらのFTPを用いて検出された故障推定プロックの対応の一例を一覧と してまとめた図である。

【図4】本発明の一実施例を説明するための基本的論理 回路2入力NOR回路の構成を示す図である。

【図5】第1のモードを説明するための2入力NOR回路の真理値表である。

【図 6】第2のモードを説明するための2入力NOR回 20 路の真理値表である。

【図7】本発明の別の実施例に係る階層別絞り込みの方式を説明する図である。

【図8】本発明の更に別の実施例に係る故障推定ブロック整理方式を説明する図である。

【図9】 Iddq正常状態におけるFTPを用いた故障 推定プロックの整理リストである。

【図10】従来のLSIの故障箇所を検出方法を説明する図である。

【符号の説明】

30 Pch1、Pch2 第1、第2のPチャネルMOSトランジ スタ

Nch1、Nch2 第1、第2のNチャネルMOSトランジ フタ

IN1、IN2 第1、第2の入力端子


OUT 出力端子


Ba~Bz プロック (内部回路プロック)

【図6】

İN	1 IN 2	OUT
н	Н	L*= FTP[4]~[5]
H	L	н
L	H	H - FTP(4)~(5)以外
L	L	H
(*出力期待值	Lに対し、	図3における出力値はHとなる)

2入力NOR回路の真理値表






【図3】


抽出							
プロック	Ва	Въ	Вс	Bf		- B y	B z
FTP(1)	0	0	0	0		0	0
FTP(2)		_	_	0		_	_
FT P[3]	_	0	-	0		_	_
1					1		
					1		
ı					1		
FTP(10)	-	-	0 -	0		_	_
•				t			

(すべての Idd g 異常を検出したドTPにて抽出されたブロック)

【図4】



【図7】




[図8]

論理動作 パターン	内部ブロック	
FTPIAL	81, 83, 86, Ba, Bf, Bz	← F7
IA2	-,B3,-,-,Bf,	← B1.
1 A3	,-, , Bf,	← B3 x
FTPIAn		←最終

- FT PIALにて検出されたブロック
- **■** B1, B6, BA, B2が除去される
- ← B3が除去される
- ←最終的にBfが残る

【図9】



- ← FTPIAIにて検出されたブロック
- **⇔** B1,B6 が除去される.
- ← Bzが除去される
- ←Iddq異常でのFTPにてB3,Ba,Bfが 残る
- ←Iddq正常でのFTPにてB3, Baが正常 判定される
- ₩最終的にBfが残る

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record.

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.